Система схемотехнического моделирования и проектирования Design Center

         

Цифро-аналоговый интерфейс


Цифро-аналоговый интерфейс предназначен для преобразования логического уровня выходных сигналов цифровых компонентов (“0”, “1”, “X”, “R”, “F” или “Z”) в аналоговое напряжение, как показано на рис. 6.3, б. Эти устройства включают на входе аналоговых компонентов. Аналоговое напряжение образуется с помощью источника опорного напряжения и делителя на резисторах, сопротивления которых изменяются программно в соответствии с логическим уровнем цифрового сигнала. Информация о логическом уровне сигнала может быть получена из двух источников:

– в процессе расчета временной диаграммы логических устройств с помощью программы PSpice;

– из файла, который создан предварительно вручную или образован в результате моделирования в предыдущем сеансе работы с программой.

В связи с этим цифро-аналоговый интерфейс описывается двояко. При взаимодействии аналоговых и цифровых компонентов в процессе моделирования его описание имеет вид (digital input: digital-to-analog):

Nxxx <узел интерфейса> <–узел источника опорного напряжения>

+ <+узел источника опорного напряжения> <имя модели Ц/А>

+ DGTLNET=<имя цифрового узла> <имя модели вход/выход>

+ [IS=<начальное состояние>]

При управлении из файла описание цифро-аналогового интерфейса имеет формат

Nxxx <узел интерфейса> <–узел источника опорного напряжения>

+ <+узел источника опорного напряжения> <имя модели Ц/А>

+ [SIGNAME=<имя цифрового сигнала>]

+ [IS=<начальное состояние>]

Например

N1   ANALOG  DIGITAL_GND  U_REF DIN_133  DGTLNET=13 IO_STD

N2   7   15   16  FROM_TTL     ; Данные передаются из файла, имя которого



                                                   ; указано в модели FROM_TTL

Модель цифро-аналогового интерфейса описывается предложением

.MODEL <имя модели Ц/А> DINPUT [<параметры модели>]

Параметры модели цифро-аналогового интерфейса приведены в табл. 6.2.


Таблица 6.2

Идентификатор 

Параметр

Значение по умолчанию

Единица измерения

CLO

Емкость между выходным узлом и “землей”

0

Ф

CHI

Емкость между выходным узлом и источником питания

0

Ф

SONAME

Имя состояния логический “0”

SOTSW

Время переключения в состояние “0”

 

с

SORLO

Сопротивление между выходным узлом и "землей" в состоянии “0”

Ом

SORHI

Сопротивление между выходным узлом и источником питания в состоянии “0” 

Ом

S1NAME

Имя состояния логическая “1”

S1TSW

Время переключения в состояние “1”

с

S1RLO

Сопротивление между выходным узлом и “землей” в состоянии “1”

Ом

S1RHI

Сопротивление между выходным узлом и источником питания в состоянии “1”

Ом

S19NAME

Имя логического состояния “19”

S19TSW

Время переключения в состояние “19”

с

S19RLO

Сопротивление между выходным узлом и “землей” в состоянии “19”

 Ом

S19RHI

Сопротивление между выходным узлом и источником питания в состоянии “19”

Ом

FILE

Имя файла с цифровыми сигналами  ( только при чтении  из файла)

FORMAT

Код формата входного файла (только при чтении  из файла)

1

TIMESTEP

Интервал времени между соседними отсчетами цифрового сигнала в файле  (только при чтении из файла)

10
 

с

Опция

DGTLNET=<имя цифрового узла> <имя модели вход/выход>

указывает имя цифрового узла, к которому подсоединен интерфейс Ц/А, и имя модели входного/выходного сопротивления соответствующего цифрового компонента (см. ниже).

Начальное логическое состояние управляющего цифрового узла в момент времени t=0 определяется режимом схемы по постоянному току. Изменение этого состояния при необходимости производится с помощью необязательной опции



IS=<начальное состояние>

Параметры модели FILE, FORMAT и TIMESTEP

используются только при управлении из файла. При этом управление производится цифровым сигналом, имя которого указано в необязательной опции

SIGNAME=<имя цифрового сигнала>

В ее отсутствие управление осуществляется сигналом, имя которого образовано символами xxx, находящимися справа от префикса N имени цифро-аналогового интерфейса Nxxx.

На рис. 6.3, б изображена схема замещения выходного каскада цифровых ИС. Сопротивления резисторов изменяются в соответствии с логическим уровнем управляющего цифрового узла. При его изменении сопротивления резисторов плавно изменяются по экспоненциальному закону с постоянной времени, которая определяется длительностью переключения, указанной в модели DINPUT. Эти сопротивления рассчитываются по формулам

RLO=R
E
/(E
 – U
),   RHI=R
E
/U
,

где R
 и U
 - выходное сопротивление и уровень выходного напряжения в данном логическом состоянии, E
 - напряжение источника питания.

К управляющему цифровому узлу не должны подключаться какие-либо аналоговые компоненты, так как в противном случае между ними автоматически будет включен аналого-цифровой интерфейс и цифровой узел отсоединится.

В процессе моделирования логические состояния управляющего цифрового узла получают имена “0”, “1”, “X”, “R”, “F” и “Z”. Моделирование прерывается, если хотя бы одно из этих состояний не указано в перечне спецификаций SnNAME, SnTSW, SnRLO

и SnRHI.

Логическое состояние входного цифрового сигнала можно просмотреть с помощью программы Probe на аналоговом экране, указывая в качестве имени переменной B(Nxxx). Значение B(Nxxx) равно 0.0, если текущее состояние есть S0NAME, равно 1.0 в состоянии S1NAME и т.д. до 19.0. Однако логические состояния входных цифровых узлов удобнее выводить на цифровой экран программы Probe.


Содержание раздела